記事 ID: 000084260 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/28

レガシー割り込みを使用している PCI Express のエンドポイント・デザインが、シグナル・Rxmirq_irq[n] がまだアサーティングされている場合、Assert_INTAメッセージの直後に「Deassert_INTA」メッセージを送信するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアの PCI Express® コアの実装に問題があるため、Rxmirq_irq[n] 信号がまだ表明されている間に、Deassert_INTAメッセージがAssert_INTAメッセージの直後に送信されることがあります。   これはレガシー割り込みロジックの動作を意図したものではありません。 

    この問題は、Quartus® II ソフトウェア・バージョン 11.0 以降、Qsys に実装されたデザインに影響します。

    この問題を回避するには:

    1.        次のファイルをダウンロードします。pciexp_dcram.v

    2.        このファイルを Quartus® II インストール・ディレクトリーの次のディレクトリーにコピー   します:<install_dir>/ip/altera/ip_compiler_for_pci_express/lib

    3.        Qsys 内で PCI Express コアを再生成する

    4.        Qsys デザインを再生成する

    5.        プロジェクトを再コンパイルする

    この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    解決方法 この問題は、ソフトウェア・リリース v11.1 以降で修正されています。

    関連製品

    本記事の適用対象: 7 製品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® IV E FPGA
    Arria® II GZ FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。