記事 ID: 000084258 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/08/14

PCIe Avalon-MM ルートポート構成をシミュレートしようとすると、次のエラーが表示されるのはなぜですか?

環境

  • Arria® V PCI Express* のハード IP インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン v12.1SP1 以前のバグにより、PCI Express® IP に Stratix® V または Arria® V GZ ハード IP コアを Avalon® メモリーマップド (Avalon-MM) ルートポートとして構成すると、自動生成された ModelSim® セットアップ・スクリプト msim_setup.tcl で以下に示す形式のエラーが発生します。これらのエラーは、ModelSim で次のディレクトリーにあるセットアップ・スクリプトを使用すると発生します。

    <Qsys name>\simulation\mentor\msim_setup.tcl

    # ** エラー: (vopt-7) 情報ファイル "pcie_sv_hip_avmm_0/_info" を読み取りモードで開けませんでした。

    #そのようなファイルやディレクトリはありません。(errno = ENOENT)

    # ** エラー: ./..submodules/altpcie_sv_hip_avmm_hwtcl.v(2354): モジュール 'altpcietb_bfm_log_common' が定義されていません。

    # ** エラー: (vopt-7) 情報ファイル "pcie_sv_hip_avmm_0/_info" を読み取りモードで開けませんでした。

    #そのようなファイルやディレクトリはありません。(errno = ENOENT)

    # ** エラー: ./..サブモジュール/altpcie_sv_hip_avmm_hwtcl.v(2355): モジュール 'altpcietb_bfm_req_intf_common' が定義されていません。

    # ** エラー: (vopt-7) 情報ファイル "pcie_sv_hip_avmm_0/_info" を読み取りモードで開けませんでした。

    #そのようなファイルやディレクトリはありません。(errno = ENOENT)

    # ** エラー: ./..サブモジュール/altpcie_sv_hip_avmm_hwtcl.v(2356): モジュール 'altpcietb_bfm_shmem_common' が定義されていません。

    # ** エラー: (vopt-7) 情報ファイル "pcie_sv_hip_avmm_0/_info" を読み取りモードで開けませんでした。

    #そのようなファイルやディレクトリはありません。(errno = ENOENT)

    # ** エラー: ./..サブモジュール/altpcie_sv_hip_avmm_hwtcl.v(2357): モジュール 'altpcietb_ltssm_mon' が定義されていません。

    # 最適化に失敗しました

    # デザインの読み込み中にエラーが発生しました

    解決方法

    この問題は、スタンドアロンの IP シミュレーション・スクリプトでのみ発生します。自動生成されたフル・テストベンチは正しく動作します。

    回避策として、ファイル altpcie_sv_hip_avmm_hwtcl.v にある以下に示す 4 行 2354 から 2357 を削除します

    altpcietb_bfm_log_common bfm_log_common ( .dummy_out (bfm_log_common_dummy_out));
    altpcietb_bfm_req_intf_common bfm_req_intf_common ( .dummy_out (bfm_req_intf_common_dummy_out));
    altpcietb_bfm_shmem_common bfm_shmem_common ( .dummy_out (bfm_shmem_common_dummy_out));
    altpcietb_ltssm_mon ltssm_mon ( .dummy_out (ltssm_dummy_out), .ep_ltssm (5\'h0), .rp_clk (sim_pipe_pclk_out), .rp_ltssm (ltssmstate), .rstn (npor));

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。