記事 ID: 000084214 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2012/09/12

PCIe* HIP が L2 低電力状態に入らないようにする方法

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    一部のシナリオでは、PCIe HIP が L2 低電力状態になると問題が発生する場合があります。

    以下のような症状が見られる場合があります。
    -LTSSM が L2 低電力状態で停止
    L2 に入った後で -PCIe 列挙の問題が発生する

    解決方法

    PCI Express HIP が L2 低電力状態になると、ユーザーが問題に対処するために使用できる 2 つの方法があります。


    PCI Express HIP が L2 低電力状態に入らないようにする。
    - 1\b0 にpme_to_crする孕孕。

    この問題に対処するもう 1 つの方法は、LTSSM が L2.idle になると PCIe コアをリセットするユーザーロジックを実装することです。

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。