記事 ID: 000084197 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/08/06

D3 遅延チェーン 1 の ECO 変更が正しく実装されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 14.0 以前の問題により、D3 遅延チェーン 1 に対する ECO 変更が正しく実装されない場合があります。変更は有効になりません。タイミング・ネットリストまたはハードウェアに違いは見られません。

    この問題は、Arria® V および Cyclone® V デバイスに影響します。

    解決方法

    この問題を回避するには、ECO フローを使用して D3 遅延チェーン 1 の設定を変更しないでください。

    D3 遅延チェーン 1 の値は、D3_DELAY割り当てを使用してデザインを再コンパイルすることで設定できます。

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。