記事 ID: 000084191 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/04/01

RTL シミュレーション中に SCFIFO の q 出力が同期クリア (sclr) 信号を消去した後に不正な値を示すのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアの問題により、SCFIFO シミュレーション・モデルは RTL シミュレーション中に正しく動作しない場合があります。sclr 信号を主張した後、SCFIFO の q 出力は誤って SCFIFO メガファンクション用のすべての 0 をレジスター出力で、またはすべての X はスキューリング出力を伴う SCFIFO メガファンクション用にドライブします。

SCFIFO および DCFIFO Megafunction ユーザーガイド(PDF)に記載されているように、sclr 信号を読み取った後、q 出力は登録された出力で SCFIFO メガファンクションの最後の値を維持するか、またはSCFIFO メガファンクションの最初のデータワードを表示する必要があります。SCFIFO のゲートレベル・シミュレーションが正しく動作します。

解決方法

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。