記事 ID: 000084185 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/20

デザイン例の生成 ボタンが特定の状況下で Qsys エラー・メッセージを表示する場合があります

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Qsys IP カタログから Qsys システムにArria 10 EMIF IP を追加すると、 IP パラメーターの [ デザイン例の生成 ] ボタンをアクティブにします。 エディターで次の Qsys エラー・メッセージが表示される場合 があります。 エラーが発生した場合、デザインを生成できません。エラー Qsys メッセージに表示されるシステムレベルの接続エラーについて説明します。 ウィンドウ。これらのエラーは、IP デザイン例とは関係ありません。

    解決方法

    この問題の回避策は、 インテル® Quartus® IP カタログの EMIF IP パラメーター・エディター

    この問題は今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。