記事 ID: 000084183 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/27

Arria II ピン接続ガイドライン: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

 問題137246: バージョン 1.8

JTAG 接続を使用しない場合は、TDI ピンを 1-k 抵抗でロジックハイに接続し、1 k 抵抗を介して TMS をロジック high に接続し、TRST ピンを GND に結合し、TDO 未接続のままにする必要があります。

問題 48993:バージョン 1.6

VCCCB、VCCA_PLL、VCCA、およびVCCH_GXBの接続ガイドラインでは、最大リップル許容値を /-5mV ではなく /-5% に設定する必要があります。

解決方法

解決された問題:

問題 48993:バージョン 1.5

注 14 はバージョン 1.6 で訂正され、電源リップルに対して以前は不正だった /-5mV 許容値ではなく /-5% の許容値を指定しました。

問題10005634、 バージョン 1.2

注 12 は、Arria® II GX デバイス向けに SSTL および HSTL I/O 規格を使用する際の I/O モジュールの制限を理解するための詳細な情報を提供するものではありません。

詳細は、1.2 より大きいバージョンのノート 12 で更新されました。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。