エラー:add_fileset_file:"add_fileset_file cadence/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "cadence/altera_irq_clock_cros" 実行中にそのようなファイル 15.0/ip/altera/merlin/altera_irq_clock_crosser/cadence/altera_irq_clock_crosser.sv が表示されない

Quartus® II ソフトウェア・バージョン 15.0 の問題により、altera_irq_clock_crosserは VHDL シミュレーション・モデルとテストベンチの生成に失敗しました。以下のエラーが表示される場合があります。

エラー:add_fileset_file: 「cadence/altera_irq_clock_crosser.sv」SYSTEM_VERILOG_ENCRYPT PATH 「cadence/altera_irq_clock_crosser.sv」{CADENCE_SPECIFIC}add_fileset_file(「sim_vhdl」内から起動された「手順「sim_vhdl」行 4) の実行中に、そのようなファイル 15.0/ip/altera/merlin/altera_irq_clock_crosser/cadence/sim_vhdl altera_irq_clock_crosser altera_irq_clock_crosser.sv が実行されていない

この問題を回避するには、altera_irq_clock_crosser_hw.tcl の次のファイルを手動で更新します。

1. テキスト< install_path>・エディターで\ip\altera\merlin\altera_irq_clock_crosser\altera_irq_clock_crosser_hw.tcl を開きます。
2. proc sim_vhdl (56 in 15.0b129) を参照
3. 次の 2 行を削除します。
1. add_fileset_file cadence/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "cadence/altera_irq_clock_crosser.sv" {CADENCE_SPECIFIC}
2. add_fileset_file synopsys/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "synopsys/altera_irq_clock_crosser.sv" {SYNOPSYS_SPECIFIC}
4. altera_irq_clock_crosser_hw.tcl を保存して、Qsys で再オープンまたは更新 (F5) します。

この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。