記事 ID: 000084161 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

インテル® Quartus® II ソフトウェアが HDL コードをステート・マシンとして認識しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェアは、合成中に Verilog HDL および VHDL ステートマシン (多くの状態を介して進むシーケンシャル回路) を認識およびエンコードできます。しかし、ステートマシンを推論するのではなく、HDL コードを汎用ロジックとして合成するコーディングスタイルもあります。

インテル® Quartus® II 開発ソフトウェアでステートマシンが正しく推論されていることを確認する Verilog HDL および VHDL コーディング・ガイドラインについては、Quartus® II ハンドブックの推奨 HDL コーディング・スタイル (PDF)の章を参照してください。

関連記事

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。