記事 ID: 000084132 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/04/08

インテル® Quartus® II ソフトウェアからデザインをインポートする際に、Cyclone IV GX Early Power Estimator (EPE) でトランシーバーのリソース数とデータレートが正しくないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアを使用してトランシーバーを使用してCyclone® IV GX デザインの PowerPlay Early Power Estimat ファイルを生成する場合、.csv ファイルを EPE にインポートする際にリソース数とトランシーバー・データ・レートが正しくない場合があります。

例えば、PCIe HIP を使用している場合、EPE はレシーバーとトランスミッターの目的でデザインに 1 つの HIP が使用されているにもかかわらず、2 つの HIP リソースが使用され、1 つはトランスミッター用、もう 1 つのリソースはレシーバー用に表示されることがあります。

データレートも正しくインポートされない場合があります。 EPE は、トランスミッターまたはレシーバーのデータレートがサポートされている最小値で表示される場合があります。

解決方法

これらの問題は、Quartus® II ソフトウェアによって生成された .csv に誤った情報が含まれているためです。 .csv を表示および編集して、これらの間違いを修正 (トランスミッターとレシーバーの値を手動で 1 行にマージしてトランシーバー・データ・レート値を更新)、または EPE を手動で調整してデザインリソースとデータレートの要件を表すことができます。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。