記事 ID: 000084129 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/02/12

警告: altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst_test_bench/av_ld_data_aligned_unfilteredは x です

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    UniPHY ベースのメモリー・コントローラーのシミュレーション時に、上記の警告が表示される場合があります。この警告は、メモリー・コントローラーのNios・シーケンサーの起動中に、初期化されていない 2 つのレジスターファイルに不注意にアクセスした場合に発生します。

    解決方法

    この警告を修正するには、以下の回避策を実装します。

    1) altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst.v ファイルを開く

    2) altsyncram の 2 つのインスタンスについては、次の行を追加します。

    the_altsyncram.intended_device_family = "STRATIXIV"

    intended_device_familyを使用するFPGAデバイスファミリー (STRATIXIII、STRATIXIV など) に変更します。インスタンスは次のようになります。

    altsyncram the_altsyncram (

    .address_a (ストラドドレス)

    .address_b (rdaddress)

    .clock0 (クロック)

    .data_a (データ)

    .q_b (ram_q)

    .wren_a (レン) ;

    defparam

    the_altsyncram.address_reg_b = "CLOCK0"、

    the_altsyncram.intended_device_family = "STRATIXIV"、

    the_altsyncram.maximum_depth = 0、

    the_altsyncram.numwords_a = 32、

    the_altsyncram.numwords_b = 32、

    the_altsyncram.operation_mode = "DUAL_PORT"、

    the_altsyncram.outdata_reg_b = "不登録"、

    the_altsyncram.ram_block_type = "AUTO"、

    the_altsyncram.rdcontrol_reg_b = "CLOCK0"、

    the_altsyncram.read_during_write_mode_mixed_ports = "DONT_CARE",

    the_altsyncramthe_altsyncram.width_b = 32、

    the_altsyncram.widthad_a = 5、

    the_altsyncram.widthad_b = 5;

     

    この問題は、インテル® Quartus® Prime ソフトウェア・バージョン 12.1.1 で修正されました。

    関連製品

    本記事の適用対象: 20 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。