詳細
Quartus® II ソフトウェアのバージョン 11.0 以前の問題により、Byte 対応の True Dual Port RAM VHDL テンプレートは Quartus® II 合成で RAM のメガファンクションを正しく推論せず、RTL シミュレーションでは正しい動作をシミュレートしません。
この問題を回避するには、Byte-enabled True Dual Port RAM VHDL テンプレートで次の変更を行ってください。
- 宣言の内容を
ram次から次signalに変更しますshared variable。
- 宣言の後に次の行を追加します。
ram:attribute ramstyle : string;
attribute ramstyle of ram : variable is "no_rw_check"; - すべての割り当ての演算子を
ram次の演算子<=に変更します:=。
次のリンクから必要な変更を加えたテンプレートのバージョンをダウンロードします。
バイト対応の True Dual Port RAM VHDL テンプレートは、Quartus® II ソフトウェアの今後のリリースで修正される予定です。