記事 ID: 000084096 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/24

PLL リコンフィグレーション・インテル® FPGA IP内でタイミング違反が発生する原因

環境

    Avalon ALTPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PLL リコンフィグレーション用 mgmt_clk および scanclk リコンフィグレーション・クロック入力の最大周波数は、シンボル tDYCONFIGCLK を持つStratix® V、Arria® V、Cyclone® V デバイスの各デバイス・データシートで指定されています。

 

解決方法

PLL リコンフィグレーション・インテル® FPGA IPでは、タイミング・クロージャーを実現するために、より低いクロック周波数が必要となる場合があります。 タイミング・アナライザーを使用して、選択したデバイスのクロック周波数 mgmt_clk または / または scanclk タイミング要件を確実に満たす必要があります。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。