記事 ID: 000084050 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/02/03

DSP Builder for インテル® FPGAs・ハンドブックに示されているように、dspba.set_param コマンドを使用して RTL デスティネーション・ディレクトリーを変更できないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    DSP Builder for インテル® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア v15.0 リリースのアップデートにより、上記のコマンドはハンドブックに表示されているにもかかわらず機能しなくなりました。

ハンドブックでは、「dspba.set_param(制御{1}\'destination\',dest_dir)」を使用して RTL デスティネーション・ディレクトリーを変更する方法を説明します。

解決方法

Quartus® II ソフトウェア・バージョン 15.0 以降で RTL デスティネーション・ディレクトリーを変更するには、次のコマンドを使用します。

dspba.SetRTLDestDir (モデル、dest_dir)

例えば、DSP Builder for インテル® FPGAs (アドバンスト・ブロックセット) に付属する demo_fft.mdl 例を使用している場合は、次のコマンドを使用します。

dspba.SetRTLDestDir(\'demo_fft\',\'MyRTL\')

関連製品

本記事の適用対象: 23 製品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
インテル® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
インテル® Arria® 10 SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。