記事 ID: 000083968 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/01/31

Arria II GX デザインまたはStratix IV GX デザインで、「rx_invpolarity」ビットと「tx_invpolarity」ビットがハード XAUI Phy のトップレベルで未接続になっているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arriaのハード XAUI Phy のトップレベルで未接続のRx_invpolarityビットとTx_invpolarityビット® II GX およびStratix® Megawizard 内のパラメーターの不一致による IV GX™生成されたファイル。

    解決方法

    現在、Mega-wizard で生成された fpgaui.v ファイルにパラメーターの不一致があります。これは今後の Quartus® リリースで修正される予定です。®.

    回避策として、単にインテル® fpgaui.v ファイルを編集してください。 「Use_control_and_status_ports」のデフォルトは 1、external_pma_ctrl_reconfは 0 に設定する必要があります。

    さらに、次の行を編集してください。

    if (use_control_and_status_ports == "true" &external_pma_ctrl_reconf == "false") が始まる: use_cs_ports_true

    読むには:

    if (use_control_and_status_ports == 1 &external_pma_ctrl_reconf == 0) が始まる: use_cs_ports_true

    関連製品

    本記事の適用対象: 3 製品

    Arria® II FPGA
    Arria® II GX FPGA
    Stratix® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。