エラー: device_inst_slave_0_bfm.s0: readdatavalid 信号を備えたスレーブは、少なくとも 1 つの保留中の読み込みをサポートする必要があります

Qsys プロジェクトの生成中に、1 つ以上のAvalonをエクスポートする際に、標準的なAvalon・インターフェイスのバス機能モデル (BMM) を生成する際にエラーが発生する場合がありますAvalon® Qsys プロジェクトの MM マスターポート。

このエラーの原因は、Qsys ツールが testbench プロジェクトの BMM に不正なパラメーターを設定しているからです。

この問題を回避するには、次の手順を実行します。

1. Qsys 内の [Create testbench Qsys system( テストベンチ Qsys システムの作成)] オプションで、[Standard, BMM for standard Avalon interfaces] を選択します。[テストベンチ・シミュレーション・モデルの作成] オプションでは、[なし] を選択します。
2. [生成] ボタンをクリックしてテストベンチ・プロジェクトを生成します。これにより、テストベンチ Qsys システムが生成されます。
3. 現在の Qsys プロジェクトを閉じ、プロジェクトの testbench/ ディレクトリーから testbench .qsys プロジェクトを開きます。
4. 保留中のトランザクションの最大数を正しく設定するためにエラーが発生している各 BFM スレーブ・インスタンスのパラメーターを変更します。
5. 「シミュレーション・モデルの作成」では、このプロジェクトの生成設定で[Verilog]を選択します。その他の設定はすべてオフにするか、[なし] に設定できます。
6. [生成] をクリックします。シミュレーション・ファイルはシミュレーション出力ディレクトリーに配置されます。

この問題は、インテル® Quartus® の新しいバージョンで修正される必要があります。® II ソフトウェア。