記事 ID: 000083960 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/02/06

デザインが利用可能な最大値を超えた場合、オンチップ終端 (OCT) キャリブレーション・ブロックを共有する方法を教えてください。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

同じ VCCIO を持つすべての I/O バンクは、1 つの OCT キャリブレーション・ブロックを共有できます。デザインが利用可能なブロックの最大数を超えている場合は、インテル® Quartus™ を試して指示することができます。® 下の例に示すように、目的の OCT キャリブレーション・ブロックから指定のピンに接続する II フィッター:

set_instance_assignment –name TERMINATION_CONTROL_BLOCK -to

関連製品

本記事の適用対象: 15 製品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Stratix® V GS FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。