PCI Express® IP コアでStratix® V または Arria V GZ ハード IP を使用している場合、リンクが一貫して起動しない場合に問題があります。 この問題は、コアがネイティブの Gen 2 コアとして設定されている場合に発生します。 この問題は PCIe® ハード・リセット・コントローラー (HRC) に関連しています。
PERST またはローカル・リセットを主張しても、リンクが表示されません。 FPGAを再プログラムするとリンクが起動する可能性がありますが、これは一貫性がありません。
Quartus® II ソフトウェア・バージョン 12.1 SP1 でこの問題を回避するには、次の手順に従ってソフト・リセット・コントローラー (SRC) を変更してください。
MegaWizard™ フローの場合:
1) />の>/synthesis/<>.v ファイルを編集します。
2) 文字列を検索して「hip_hard_reset_hwtcl」
3) パラメーター・hip_hard_reset_hwtclを設定 = 0
4) バリアント v を保存します。
5) ステップ 7 に進みます。
Qsys フローの場合:
1) テキスト・エディターを使用して、.qsys ファイルを編集します。
2) 文字列「force_src」を検索します。
3) 以下のパラメーターが以下のように設定されていることを確認します。
4) .qsys ファイルへの変更を保存します。
5) Qsys システムを再生成して、基盤となるデザインファイルに加えられた変更を適用します。
6) ステップ 7 に進みます。
一般的な手順:
7) //submodules/sv_xcvr_pipe_native.sv ファイルを開きます。
8) 「cal_offset_mode」を検索
9) 次の行がsv_xcvr_pipe_native.sv ファイル内の行と一致する場合は、ステップ 10 に示すように変更を加え、それ以外の場合はステップ 11 に進みます。
.cal_offset_mode ((protocol_version == 「Gen 2」)"MODE_ACCUMULATION_MIDSWEEP" : "MODE_INDEPENDENT")
.cal_oneshot ((protocol_version == 「Gen 2」)"ONESHOT_ON" : "ONESHOT_OFF")
.rx_dprio_sel ((protocol_version == 「Gen 2」)"RX_CALIBRATION_SEL" : "RX_DPRIO_SEL")
10)
.cal_offset_mode (「MODE_INDEPENDENT」)
.cal_oneshot (「ONESHOT_OFF」)
.rx_dprio_sel (「RX_DPRIO_SEL」)
11) デザインの再コンパイル
12) hip_hard_reset_hwtclマップ・レポート・ファイル (例.top.map.rpt) を検索し、値が 0 に設定されていることを確認します。
Qsys システムまたは PCIe コアを変更して再生成すると、一部またはすべての変更を元に戻すことがあります。
この問題は、Quartus® II ソフトウェアの v13.1 で修正されています。