記事 ID: 000083937 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/31

トランシーバー・ツールキットで「RX CDR PLL ステータス」インジケーターが「PLL ロック」と表示され、データが正しく受信されているのに、「RX CDR PLL ステータス」インジケーターに「PLL がロックされていません」と表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバー・ツールキットで「RX CDR データ・ステータス」インジケーターに「PLL ロック」と表示されている場合に「PLL がロックされていません」を示す「RX CDR PLL ステータス」インジケーターは正常な動作です。

  • 「RX CDR PLL ステータス」インジケーターは、トランシーバー・rx_is_lockedtoref信号の状態を表示します。
  • 「RX CDR データステータス」インジケーターは、トランシーバー・rx_is_lockedtodata信号の状態を表示します。

Stratix® V GX ハンドブックには、「フェーズ周波数検出器 (PFD) は LTD モードで非アクティブです。rx_is_lockedtorefステータス信号はランダムに切り替わります。LTD モードでは重要ではありません。."

関連製品

本記事の適用対象: 5 製品

Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。