シグナル・コンパイラー・ブロックを使用して、DSP Builder for インテル FPGAs・ソフトウェア内のインテル® MAX® 10 デバイスで FFT インテル® FPGA IPデザインをコンパイルすると、次のエラーメッセージが表示される場合があります。
エラー: 不正割り当て: enable_eram_preload。法的割り当て名を指定します。
この問題を回避するには、以下の手順に従ってください。
- シグナル・コンパイラーの \'Advanced\' タブを開きます。
- [\'Analyze\' をクリックします。このステージでは、DSP Builder for インテル FPGAs標準ブロックセットのデザインを分析し、Quartus® II プロジェクトを作成します。この段階で報告されたエラーは無視してください。
- モデルファイルがあるのと同じレベルで作成されたディレクトリ_dspbuilderにある.qsfファイルを編集します。
- MAX 10 FPGAを MAX 10 に変更します。
- set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE「SINGLE COMP IMAGE WITH ERAM」を追加します。
- Signal Compiler に戻り、\'Synthesis\' および \'Fitter\' ステップを 実行 して、Quartus® ソフトウェアのコンパイルを完了します。
この問題は、Quartus® II ソフトウェア・バージョン 15.0 で修正されています。