記事 ID: 000083936 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/04/15

エラー: 不正割り当て: enable_eram_preload。法的割り当て名を指定します。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    シグナル・コンパイラー・ブロックを使用して、DSP Builder for インテル FPGAs・ソフトウェア内のインテル® MAX® 10 デバイスで FFT インテル® FPGA IPデザインをコンパイルすると、次のエラーメッセージが表示される場合があります。

     

    エラー: 不正割り当て: enable_eram_preload。法的割り当て名を指定します。
     

    解決方法

    この問題を回避するには、以下の手順に従ってください。

    1. シグナル・コンパイラーの \'Advanced\' タブを開きます
    2. [\'Analyze\' をクリックします。このステージでは、DSP Builder for インテル FPGAs標準ブロックセットのデザインを分析し、Quartus® II プロジェクトを作成します。この段階で報告されたエラーは無視してください。
    3. モデルファイルがあるのと同じレベルで作成されたディレクトリ_dspbuilderにある.qsfファイルを編集します。
    4. MAX 10 FPGAを MAX 10変更します。
    5. set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE「SINGLE COMP IMAGE WITH ERAM」を追加します。
    6. Signal Compiler に戻り、\'Synthesis\' および \'Fitter\' ステップを 実行 して、Quartus® ソフトウェアのコンパイルを完了します。

    この問題は、Quartus® II ソフトウェア・バージョン 15.0 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。