記事 ID: 000083922 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/07/01

Stratix V PCI Express Gen3 PIPE モードのシミュレート方法

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
解決方法

1.   プロジェクト名altpcietb_pipe32_driver.v とaltpcietb_pipe32_hip_interface.vを添付ファイルで置き換えます>\simulation\submodules

2. PIPE シミュレーションを有効にするには、次のパラメーターを設定します。

A。PCIe* ハード IP モジュールをインスタンス化する際に、トップレベルのテストベンチでパラメーター ・hip_ctrl_simu_mode_pipeenable_pipe32_phyip_ser_driver_hwtcl を 1 に設定

B。altpcie_sv_hip_ast_hwtclモジュールをインスタンス化する際に、PCIe ハード IP モジュールのトップレベルのラッパーでパラメーター ・enable_pipe32_sim_hwtclを 1 に設定

top_tbは、パスHIP_256_PIPEN1Bを定義する際の例として、2 つの添付ファイルの testbench インスタンス名として使用HIP_INTERFACE。

altpcietb_pipe32_hip_interface.v で:

定義HIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface

testbench インスタンス名(top_tb)がデザイン階層に一致するように変更されていることを確認します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。