記事 ID: 000083919 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/11

HPS2FPGA ブリッジの AXI トランザクション・マスター ID (12 ビット) とは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HPS2FPGA ブリッジ上の AXI トランザクション・マスター ID (12 ビット) マッピングは、以下に記載されています。
-----------------------------
マスター名--- ID
-----------------------------
L2M0 (MPU) --- 12'b0xxxxx010
DMA --- 12'b00000xxxx001
EMAC0 --- 12'b10000xxxx001
EMAC1 --- 12'b10000xxxx010
USB0 --- 12'b10000000011
USB1 --- 12'b10000000110
NAND --- 12'b1xxxxxxxx100
ETR --- 12'b1000000000
DAP --- 12'b00000000100
SDMMC --- 12'b10000000101
-----------------------------

解決方法 この情報は、Cyclone® V デバイス・ハンドブック の次のリリースに追加されます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。