記事 ID: 000083916 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/03/11

Error (10232): [Verilog HDL error at altera_merlin_burst_uncompressor.sv(174): index 5 は vector "addr_width_burstwrap" で宣言された範囲 [4:0] を超えることはできません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 11.1 以降の問題により、Qsys システムを含むデザインをコンパイルする際に、上記のようなエラーが表示されることがあります。問題の根本原因は、以下の条件におけるマスターアドレス幅の制限に関連しています。

    address width <= burst count width log2(number of symbols/burst)
    解決方法

    この問題を回避するには、次の 2 つの操作のいずれかを実行します。

    • スレーブを大きなベースアドレスに割り当てると、マスターのアドレス幅が大きくなります。
    • アドレス幅を広くするためにスレーブを変更する

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。