詳細
Quartus® II ソフトウェア・バージョン 14.1 の既知の問題により、インテル® MAX® 10 デバイスを搭載したソフト LVDS RX インテル FPGA IP向けのパラメーター・エディターで生成された VHDL ファイルは正しく動作しません。プロジェクト・ディレクトリーとシミュレーション・ディレクトリーで生成された VHDL ファイル内の rx_in ・ポートが一致しません。
合成ファイルの rx_in ポートは type std_logic を使用しますが、シミュレーション・ファイル には std_logic_vector(0 down to 0)であるため、シミュレーションで以下のようなエラーが発生します。
work.mylvds_rxの読み込み (rtl)
# ** 失敗: (vsim-3807) タイプが、ポート「rx_in」のコンポーネントとエンティティの間で一致しません。
解決方法
//.vhd ファイルで、rx_inポートをstd_logicからstd_logic_vector (0 ~ 0) に置き換えます。
この問題は、Quartus® II ソフトウェア・バージョン 15.0 で修正されています。