記事 ID: 000083851 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/04/04

複数の MPFE ポートを備えたハード・メモリー・コントローラーを使用する際、読み込みデータが正しく表示されないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ハード・メモリー・コントローラー (HMC) MPFE ポートに対して書き込みおよび読み取りトランザクションを実行する場合、書き込み優先順位が高い場合でも、読み取りトランザクションが書き込みトランザクションの前に実行されることがあります。その結果、読み取ったデータが正しくない可能性があります。

例えば、HMC MPFE ポートが次のように設定されているとします。

Port0 は書き込み専用として設定され、プライオリティは 7、ウェイトは 0 に設定
ポート 1 は読み取り専用、プライオリティは 1、ウェイトは 0 に設定

ポート 0 でデータ 'data0' で 'addr0' をアドレス指定する書き込み要求と、同時に 'addr0' をアドレス指定する読み取り要求を Port1 で実行する場合、読み戻されたデータは常に 'data0' である必要があります。HMC には、読み出しデータが予期したとおりではないという問題があります。

解決方法

回避策は、同じアドレス範囲へのすべての書き込み要求が完了するまで、アドレス範囲に対する読み取り要求の実行を遅らせることです。別の方法は、書き込み先のメモリ領域とは異なるメモリ領域から読み取ることです。

関連製品

本記事の適用対象: 11 製品

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。