記事 ID: 000083783 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

II デバイス LE Cycloneセットおよびリセット用に 2 つの asycnchronous 入力を備えていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、CYCLONE® II デバイスの LE は非同期リセット入力のみを備えています。また、両デバイスには asycnchronous set input がありません。プリセット (設定) 信号は NOT ゲート・プッシュバックを使用して実現されます。プリセットまたは非同期リセットを同時にサポートできます。

詳細については、図 2-2 in を参照してください。 Cyclone II アーキテクチャー (PDF).

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。