記事 ID: 000083761 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/07/02

1000BASE-X/SGMII PCS で 1000BASE-X モードの不正なトランシーバー受信クロック

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    このエラッタはトリプルスピード・イーサネット MegaCore 機能に影響を与えます。

    トランシーバーの位相補償 FIFO 読み取りクロック 1000BASE-X PCS レシーバーを駆動するのと同じクロックで駆動されていない ロジック。これにより、タイミング分析と受信データエラーが不正に発生します。

    この問題は、1000BASE-X 搭載 MAC ファンクションのバリアントに影響します。 PCS 機能と組み込み PMA。

    解決方法

    この問題を回避する方法はありません。この問題はバージョンで修正されています トリプルスピード・イーサネット MegaCore ファンクションの 12.0。

    関連製品

    本記事の適用対象: 2 製品

    Arria® II FPGA
    Arria® II GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。