記事 ID: 000083753 コンテンツタイプ: トラブルシューティング 最終改訂日: 2006/02/13

AN 208: Stratixデバイス v1.0 の既知のエラーがありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい。図 2 と図 6 の MSEL ピン接続が正しくありません。パッシブ・シリアル・コンフィグレーション・モードの場合、MSEL[1] ピンを VCC に接続し、MSEL[0] と MSEL[2] ピンを GND に接続する必要があります。正しい情報は表 2 に記載されています。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。