記事 ID: 000083749 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/30

レジスター・マップド・エリアと QSF アサインメントで、Stratix V GX RX イコライゼーション設定が異なるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V GX RX イコライゼーション設定は、PHY IP ユーザーガイドの誤りにより、レジスター・マップド領域と QSF アサインメントで異なります。

有効なトランシーバー・リコンフィグレーション・コントローラー・メモリー・マップド値は 0 ~ 15 です。
有効な QSF の割り当ては 1 ~ 16 です。

トランシーバー・リコンフィグレーション・コントローラーの設定 0 は、Quartus® II QSF アサインメントの設定 1 に対応します。

解決方法

この差異は、PHY IP ユーザーガイドの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® V FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。