記事 ID: 000083745 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

インテル® Quartus® II ソフトウェアが、Cyclone® III M9K メモリーブロック読み取りを適用する際、RAM ビット予約グローバルフィッター設定を自動、標準、または最大に適用する際にビットエラーの影響を受けやすいと報告されていないメモリー・インスタンスの問題を修正するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

コンパイル中、Quartus® II ソフトウェアは、各メモリー・インスタンスを分析し、最適なパフォーマンスを得るためのメモリー深度に収まる最も広いデータ幅で M9K ブロックに実装します。RAM ビット予約設定がデザインにグローバルに適用されている場合、M9K メモリーブロックの読み込み問題の影響を受けやすい狭いデータ幅のメモリー・インスタンスに修正が適用される可能性があります。
 
例えば、デュアルクロックおよび 128x8 サイズの論理メモリー・インスタンスの場合、メモリーに対応できる最も幅の広い M9K コンフィグレーションは 256x36 モードです。 Quartus® II ソフトウェアは、そのような実装を選択し、そのメモリー・インスタンスに修正を適用する場合があります。 この方法で実装されたメモリー・インスタンスは、M9K メモリー・ブロックの読み取りの問題の影響を受けなくなります。この場合、M9K は x36 モードで構成されていますが、スイッチング・ビット (アグレッサー) の数ははるかに少ないためです。
 
そのため、 Cyclone III M9K ブロック読み取り率 (.tcl) を分析するためのスクリプト は、これらのメモリーを影響を受けやすいとして報告しません。これは予想通りの動作です。

解決方法

どのメモリー・インスタンスが M9K 読み取り問題の影響を受けやすいかを正確に評価するには、tcl スクリプトによって生成されたファイルを参照する必要があります。

利用可能な M9K リソースが十分にあるデザインの場合、RAM ビット予約設定をグローバルに適用する際に、この動作を無視できます。ただし、利用可能な M9K リソースがデザインで不足している場合は、アサインメント・エディターを介して tcl スクリプトによって影響を受けやすいと報告されるメモリー・インスタンスにのみ RAM ビット・リザベーションを適用します。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。