記事 ID: 000083707 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

UniPHY ベースの DDR2 SDRAM および DDR3 SDRAM コントローラーのafi_rdata_en信号とafi_rdata_en_full信号の違いは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

afi_rdata_enとafi_rdata_en_fullの違いは、afi_rdata_enを使用してメモリーから戻ってきたすべてのビートをマスクすることができるが、afi_rdata_en_full読み取りの全文を主張し続ける必要があるということです。

例えば、メモリー側でバーストが 8 の場合、4 クロックサイクルかかる場合、afi_rdata_en_fullすべての 4 サイクル (つまり 1111) で主張し続ける必要がありますが、復帰する 8 つの単語のうち 5 と 6 をマスクしたい場合は、1101 afi_rdata_en行うことができます。 5 と 6 がマスクされるため、2、3、4、7、8。

関連製品

本記事の適用対象: 5 製品

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。