記事 ID: 000083676 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2015/01/28

Stratix III、Stratix IV、またはArria II GX デバイスの CRC エラーをシミュレートするために、EDERROR_INJECT JTAG 命令を使用するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EDERROR_INJECT JTAG 命令を使用して、Stratix® III、Stratix IV またはArria® II GX デバイスの CRC エラーをシミュレートするには、例 3 のコードを in AN 539: Altera FPGA デバイスにおける CRC を使用したエラー検出とリカバリーのテスト手法 (PDF)をテキストファイルに保存し、.jam ファイルとして保存します。

次に、Quartus® II 開発ソフトウェアのコマンドライン JAM プレーヤーを使用して.jam ファイルを実行できます。

このコマンドは次のようになります。

quartus_jli -aerror_inject -cn .jam

ここで、-c の後の n はケーブルのインデックスです。USB-Blaster™ のケーブルインデックスを確認するには、次の手順を実行します。

quartus_jli -n

 

関連製品

本記事の適用対象: 5 製品

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。