記事 ID: 000083675 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/15

ハード・メモリー・インターフェイスでコントローラー・ボンディングが利用できない

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ハード・メモリー・インターフェイスのコントローラー・ボンディング機能 Arria V および Cyclone V デバイスはバージョン 11.1 では利用できません。

    この問題は、ハードを対象とする DDR2 および DDR3 プロトコルに影響します。 メモリー・インターフェイスをArria V および Cyclone V デバイスで使用できます。この問題は次のようになります。 DDR2 および DDR3 SDRAM コントローラーの今後のバージョンで修正される可能性があります。 UniPHY を使用。

    解決方法

    この問題の回避策はありません。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。