詳細
Quartus® II ソフトウェア・バージョン 14.1 以前の問題により、インテル® Arria® 10 デバイスファミリーをターゲットにすると、双方向バッファーの入力を一定のゼロに接続する際に、この警告が表示される可能性があります。
この問題は、双方向バッファー用の OE と IN ポートが切り替わる合成の問題が原因で発生します。
合成の問題は、他のすべてのデバイスファミリーに影響を与えます。ただし、この警告は現在、インテル Arria 10 デバイスファミリーのみに対して発行されています。
解決方法
この問題を回避するには、folowing コードに示されているように、「keep」属性を使用して、固定ワイヤを維持します。
VHDL の場合:
信号const_zero_sig:std_logic;
属性キープ: ブール値。
const_zero_sigの属性保持:信号は真です。
開始
const_zero_sig
ENABLE=\'1\' else \'Z\' の場合はTRI_PIN
Verilog HDL の場合:
ワイヤー const_zero_sig /* 合成は*/;
const_zero_sig = 1\'b0 を割り当てます。
TRI_PINを割り当てる = 有効ですか?const_zero_sig: \'bz;
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。