記事 ID: 000083664 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/04/14

ハード・メモリー・コントローラーを使用したArria V および Cyclone V デザインでは VHDL のポストフィット・シミュレーションはサポートされていません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は、次を使用している DDR2、DDR3、および LPDDR2 製品に影響します。 ハード・メモリー・コントローラー

    VHDL のポストフィット・シミュレーションは、Arria V およびCycloneではサポートされていません。 ハード・メモリー・コントローラーを含む V デザイン。次のエラーが発生します。 未接続ポートに起因する VHDL 4boration エラー。

    解決方法

    この問題の回避策は、Verilog のポストフィット・シミュレーションを使用することです。

    この問題は修正されません。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。