記事 ID: 000083589 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/16

PCI Express* 向け IP コンパイラーは、Stratix IV デバイスで ASPM L0s を有効にすると、最大 ACK レイテンシーを超える可能性があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ACK レイテンシーとは、リクエストの受領から受領までの最大レイテンシーです。 確認の送信。ASPM L0s が有効になっている場合、ACK レイテンシーは PCI Express 仕様の制限を超える可能性があります。この違反 受信確認データリンク層パケットと競合する場合に生じる可能性があります。 高い期間のリンクアクセス用 TX トランザクション・レイヤー・パケット TX リンク使用率。ASPM L0s が有効になっている場合、リンクパートナー 高い FTS 数を必要とする場合、ACK レイテンシーが長くなることがあります。 TX トランザクション・レイヤー・パケットの再送をトリガーします。

    この問題は PCI Express の実装に対する IP コンパイラーに影響を与えます。 STRATIX IV デバイスをターゲットとする ASPM L0s が有効になっている場合。

    解決方法

    この問題を回避するには、システムで ASPM L0s を無効にします。

    この問題は、今後の IP バージョンでは修正されません。 PCI Express* 用コンパイラー。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。