記事 ID: 000083585 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2012/09/11

Stratix III デバイスで電圧レールの適切なデカップリングを確認するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次のリソースを使用して、Stratix® III デバイスの電圧レールに対する適切なデカップリングを確認できます。

 

(a) 電源分配ネットワーク・デザイン・ツールを使用します。 これは、ボードとデバイスの使用に基づいて適切なデカップリング・スキームを開発するのに最適なリソースです。

 

(b) 詳細なガイダンスと例については、yStratix III FPGA開発キットの回路図をダウンロードできます。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。