記事 ID: 000083573 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/11/14

警告 (307026: DDR3-SDRAM ピンmem_dqs_to_and_from_the_uniphy_ddr3_0[0] は、90、72、108 のいずれかの位相シフトを備えたOUTPUT_PHASE_ALIGNMENT WYSIWYG によって供給する必要があります

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このクリティカル警告は、Stratix® III デバイスを使用して DDR3 UniPHY ベースのコントローラーの完全コンパイルを実行する際に表示されることがあります。

解決方法 出力フェーズ・アライメント・ブロックの位相設定は、常に動的にキャリブレーションされます。そのため、この警告は無視しても問題ありません。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。