記事 ID: 000083568 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/20

Arria 10 10AX115 デバイスを対象とした SmartVID コントローラー IP コア・デザインのタイミングエラー

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Arria 10 10AX115 デバイスを対象とした SmartVID コントローラー IP コアの設計 次のパスでホールドタイム違反が発生した場合:

差出人

altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|altera_vid_ctl_wrapper:altera_vid_ip|altera_vid_ctl_fuse:fuse_handling|corectl_jtag_reg

宛先

altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|jtag~cs_css/tck_fo_1_core.reg__nff.

この問題は、タイミング・エラーの原因となります。

この問題は、SmartVID コントローラー IP コア・バージョン 14.1 を使用するすべてのデザインに影響します。 および 14.1 Arria 10 エディション。

解決方法

このパスを false パスに設定します。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。