記事 ID: 000083562 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

UniPHY を使用した DDR2 または DDR3 SDRAM コントローラーで「Qsys または SOPC Builder の Power-of-2 データバス幅を生成する」オプションを使用する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY で DDR2 または DDR3 SDRAM コントローラーを使用している場合、SDRAM データバスの幅が 2 の電力である場合、またはデータ幅が 2 の電力ではなく、フル・データ・バスを使用しない場合は、このオプションを選択します。

このオプションを選択すると、データバスの幅が切り捨てになります。たとえば、データ幅 72 ビットを選択し、コントローラーがハーフレートに設定されている場合、Avalon-MM データ幅は 256 になります。これにより、上位 32 ビットのデータを使用できなくなります。

メモリーの全幅を使用する場合は、Qsys または SOPC Builder の Power of-2 データ・バス幅を生成 オプションをチェックしないでください。

関連製品

本記事の適用対象: 11 製品

Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。