記事 ID: 000083561 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/11

28nm デバイスのAltera_PLL メガファンクションで PLL 動的位相シフトを実行する際に使用すべき正しい C カウンター位置割り当てとは?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.0sp1 以前では、C カウンター値を指定する必要があります (cnt_sel) を物理カウンターインデックスに基づいて、位相シフトするカウンターを選択します。物理カウンター・インデックス情報は、Arria V、Cyclone V、Stratix V デバイス・ハンドブック のクロック・ネットワークと PLL の章で入手できます。


インテル® Quartus® II ソフトウェア・バージョン 13.1 以降では、論理カウンターインデックスに基づいて C カウンター値 (cnt_sel) を指定できます。論理カウンターインデックスは、Altera PLL メガファンクションの出力クロック (outclk0、outclk1..) 番号にマップされます。

 

解決方法

インテル® Quartus® II ソフトウェア・バージョン 13.0sp1 以前では、C カウンター値の値を指定します (cnt_Sel) と物理カウンターインデックス。

インテル® Quartus® II ソフトウェア・バージョン 13.1 以降では、C カウンター値の値を指定します (cnt_sel) と論理カウンターインデックス。

関連記事

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。