詳細
OCT キャリブレーションAltera® DDR/DDR2/DDR3 High パーフォーマンス・メモリー・コントローラー電源投入モードまたはユーザーモードのいずれかで発生する可能性があります。.
デザインでパワーアップ・モード OCT キャリブレーションを使用している場合は、デザイン・ピン・プランナーにこの 2 本のピン (termination_blk0~_rup_pad および termination_blk0~_rdn_pad) を作成し、FPGAで利用可能な Rup ピンと Rdn ピン位置に割り当てる必要があります。
デザインでユーザーモード OCT キャリブレーションを使用している場合 (デバイスのコンフィグレーション後に OCT キャリブレーションを動的に制御することができます)、デザインに、RUPCT メガファンクションを含め、それに応じて Rup ピンと Rdn ピンを接続する必要があります。詳細については、Altera アプリケーション・ノート AN465 を参照してください。
デバイス上の Rup および Rdn ピンの位置については、Altera のウェブサイトにあるデバイス・ハンドブック またはデバイスのピン配列に関する文書を参照してください。