詳細
CycloneとCyclone II PLL は、毎回、areset ピンを使用してリセットする必要があります。
PLL はロックを失います。これにより、適切なフェーズ関係が維持されます。
PLL 出力間に出力されます。Stratixハンドブック の次のテキストは次のとおりです。
また、CycloneとCyclone II ハンドブックにも追加できます。
このアセット信号は、各 PLL のリセット / 再同期入力です。次の情報を提供 PLL がロックを失うたびに、areset 信号をアサーティブする必要があります。 PLL 出力クロック間の正しい位相関係を保証します。 次のいずれかに該当する場合は、デザインに Areset 信号を含める必要があります。 以下の条件に該当します。
- デザインで PLL リコンフィグレーションまたはクロック・スイッチオーバーが有効
- 損失後も出力クロック間の位相関係を維持する必要がある ロック状態の数