詳細
PLL のリコンフィグレーション中または再構成後に PLL がロックを失っている場合、その理由の 1 つは、再構成プロセス中に M、N カウンター設定が変更されていることです。ユーザーモードで M、N カウンターまたは遅延エレメントの設定を変更すると、PLL はロックを失います。次に例を示します。
入力クロック周波数 = 350 MHz、出力クロック周波数 = 350MHz と仮定します
そのため、Quartus® II ソフトウェアは M=1、N=1、K=1 を選択して上記の周波数の組み合わせを取得できます。
例えば、出力クロック周波数を 700MHz に変更して、PLL カウンターを M=2,N=1 および K=1 に変更して 700MHz の出力クロック周波数を取得したいとします。M カウンター値を変更して希望の出力周波数を取得し、M カウンターがフィードバック・ループの一部であるため、PLL はロックを失います。
また、設計者はインテル® Quartus® II 開発ソフトウェアのコンパイル・レポート - PLL の概要セクションを参照して、インテル® Quartus® II ソフトウェアが M、N に選んだ値を正確に確認できるため、PLL の再コンフィグレーション中に誤って設定が変更されることはありません。