記事 ID: 000083539 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/07/17

Cyclone V または Arria V HPS SDRAM コントローラーのキャリブレーションの失敗を確認するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

キャリブレーションのデバッグ情報を表示するには、hps_isw_handoff・ディレクトリーにある sequencer_defines.h ファイルで RUNTIME_CAL_REPORT オプションを値 1 に設定してデバッグ出力レポートをオンにする必要があります。

 

起動後およびキャリブレーション中に、キャリブレーションに失敗した場合、次のステートメントがデバッグ出力レポートに出力されます。

 

SEQ。C: キャリブレーションに失敗しました

SEQ。C: エラーステージ:

SEQ。C: エラー Sub

SEQ。C: エラーグループ:

 

ステージとサブステージを確認するには、hps_isw_handoff・ディレクトリーでシーケンサー.h ファイルを開き、キャリブレーションの定義を探します。

 

/* キャリブレーション・ステージ */

#define CAL_STAGE_NIL 0

#define CAL_STAGE_VFIFO 1

#define CAL_STAGE_WLEVEL 2

#define CAL_STAGE_LFIFO 3

#define CAL_STAGE_WRITES 4

#define CAL_STAGE_FULLTEST 5

#define CAL_STAGE_REFRESH 6

#define CAL_STAGE_CAL_SKIPPED 7

#define CAL_STAGE_CAL_ABORTED 8

#define CAL_STAGE_VFIFO_AFTER_WRITES 9

/* キャリブレーション・サブスキャス */

#define CAL_SUBSTAGE_NIL 0

#define CAL_SUBSTAGE_GUARANTEED_READ 1

#define CAL_SUBSTAGE_DQS_EN_PHASE 2

#define CAL_SUBSTAGE_VFIFO_CENTER 3

#define CAL_SUBSTAGE_WORKING_DELAY 1

#define CAL_SUBSTAGE_LAST_WORKING_DELAY 2

#define CAL_SUBSTAGE_WLEVEL_COPY 3

#define CAL_SUBSTAGE_WRITES_CENTER 1

#define CAL_SUBSTAGE_READ_LATENCY 1

#define CAL_SUBSTAGE_REFRESH 1

 

機能説明 – UniPHY (.キャリブレーション 段階の詳細については、外部メモリー・インターフェイス・ハンドブック (PDF) の章を参照してください。

関連製品

本記事の適用対象: 5 製品

Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。