記事 ID: 000083531 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/31

altera_attributeによる課題が正しく適用されないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.1 以前の問題により、プラグマスタイルの属性を使用していた場合、Verilog HDL 合成属性が正しく処理されない場合があります。

例: 出力データ出力 /* 合成altera_attribute=「-name VIRTUAL_PIN ON」*/;

解決方法

この問題を回避するには、Verilog HDL 2001 style 属性を使用します。

例: (* altera_attribute = "-name VIRTUAL_PIN ON" *) 出力データ出力。

この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。