記事 ID: 000083523 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/01/31

デュアルポート RAM ブロックを使用している場合、Simulink* のシミュレーション結果が ModelSim* の結果と一致しないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    DSP Builder for インテル® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II DSP Builder ソフトウェア・バージョン 11.0 以降でこの問題が発生する場合があります。 この問題は、デュアルポート RAM ブロックを使用し、ブロックパラメーターで MLAB のメモリーブロックタイプを選択した場合に発生します。

問題は、合成および Modelsim®シミュレーションの「read_during_write_mode_mixed_ports」設定が「NEW_DATA」ではなく「OLD_DATA」になっているためです。

解決方法

この問題を回避するには、alt_dspbuilder_dualram_xxx.vhd ファイルでパラメーター「read_during_write_mode_mixed_ports」を「NEW_DATA」から「OLD_DATA」に変更します。

または、デバイスファミリーに、Stratix IV デバイスの M9K など、OLD_DATAの混合ポート読み取り / 書き込みモードをサポートするエンベデッド・メモリーブロックがある場合は、デュアルポート RAM ブロックでこのメモリーブロックタイプを選択できます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。