記事 ID: 000083507 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/03/10

ソース管理された環境で、プロトコル経由コンフィグレーション (CvP) 更新とリビジョンフローを使用するにはどうすればよいですか?

環境

  • Arria® V PCI Express* のハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    複数のチームメンバーがいるソース管理された環境でリビジョンフローを使用したCvP更新を使用するには:

    1) ペルソナ/<ベース リビジョン>.* ファイルを含むベース リビジョンのアーカイブ (QAR) を作成します。

    2)このアーカイブをバージョン管理データベースに追加します。

    3) 複数のチームメンバーが、このベースリビジョンアーカイブのQuartus® II Revisionsタブをチェックして、新しいCvPアップデートリビジョンを作成できます。

    4) チェックアウト時に、ベースリビジョンを再コンパイルしないでください。たとえば、[ すべてコンパイル] をクリックしないでください。CvP アップデート・リビジョンのデザインを コンパイル をクリックするだけです。

    解決方法

    ベースリビジョン(root_partition.persona)のペルソナファイルは、同じ周辺イメージと互換性のある追加のコアリビジョンを作成するために不可欠であることに注意してください。.persona ファイルは、Quartus® II バージョン間でバージョン互換性がありません。お客様は .personax ファイルを格納する必要があります。

    関連製品

    本記事の適用対象: 13 製品

    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。