記事 ID: 000083464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Quartus® II ソフトウェア・バージョン 4.0 では、コンパイルエラーなしで、Stratixデバイスの CLK[1、3、4、5、6、7、8、10、12、13、14、15] の入力ピンに対して弱プルアップ抵抗の割り当てが行われるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 弱プルアップ抵抗オプションは、Stratix®デバイスの CLK[0.15] 入力ピンではサポートされていません。プロジェクトはインテル® Quartus® II ソフトウェア・バージョン 4.0 でコンパイルされます。アサインメント・エディターで定義されている弱いプルアップ抵抗の割り当てにより、デバイス内の CLK[0.15] 入力ピンから弱いプルアップ抵抗への接続はありません。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。