記事 ID: 000083438 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2018/02/13

Max® 10 デバイスでリモート・システム・アップグレード回路を使用する場合、ウォッチドッグ・タイマーをどのくらいの頻度でリセットすればよいですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • リモート・アップデート・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    時間が経過する前にアプリケーションがウォッチドッグ・タイマーを常にリセットしない場合、リモート・システム・アップグレード回路はタイムアウト信号を生成し、ステータスレジスターを更新し、工場出荷時のコンフィグレーション・イメージの読み込みをトリガーします。

    解決方法

    ウォッチドッグ・タイマーが有効になっている場合、アプリケーションは wd_timeout_value レジスター値の前にウォッチドッグ・タイマーを常にリセットする必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。